岗位职责：
1、承担数字IP或SoC模块的RTL设计、功能验证以及时序综合优化工作。
2、参与功耗评估（PowerArtist）、形式验证（Formality）等签核环节。
3、研究先进计算架构（如AI加速器/多核处理器）的设计流程与方法论。

核心要求：
1、博士学历，专业方向为微电子、电子工程或计算机体系结构，研究内容涵盖VLSI设计或处理器架构。
2、熟悉数字IC设计流程，掌握Verilog/SystemVerilog/Chisel等硬件描述语言。
3、具备以下条件之一即可：
参与过ASIC完整设计流程（从RTL至GDSII）。
在RISC-V/ARM等处理器微架构方面有创新性优化经验。
在DAC/ISSCC/IEEE期刊发表过集成电路设计领域相关论文。